JK-flip-flop. Prinsip operasi, funtsktsionalnye circuit tabel bebeneran

A pemicu mangrupakeun mesin digital basajan. Cai mibanda dua stabilitas nagara. Salah sahijina disetel ka "1", jeung séjén - "0".

Dina metoda realisasi tina sambungan logis ngabedakeun jenis handap alat disebutkeun: JK-flip-flop, RS-flip-flop, T-flip-flop, D-flip-flop , jsb ...

Subyek sawala urang kiwari téh hiji tipe mesin JK. Maranéhanana béda ti RS-alat nu lamun dilarapkeun kana informasi input dilarang pikeun RS-micu, disimpen inverted di informasi maranéhanana.

Presenting perhatian Anjeun tabel luncat, nu ngajelaskeun karya JK-flip-flop. Dina ngaminimalkeun kata Carnot diturunkeun persamaan ciri pikeun alat dina sual: Q (t + 1) = K't Qt V Jt Q't.

tabél nunjukeun yen kaayaan alat ditangtukeun teu ukur ku nilai informasi ka inputs J jeung K, tapi ogé kaayaan kaluaran Qt, nu saméméhna ditangtukeun éta JK-flip-flop. Ieu ngidinan Anjeun pikeun ngawangun hiji skéma hanca alat sapertos dina dua-tahap tipe mesin RS. JK-alat anu sinkron jeung Asynchronous.

Keur desain RS JK-flip-flop sahiji tipe dua-tahap Alat sinkron diperlukeun pikeun nyambungkeun dua outputs tahap mesin RS feedbacks ka inputs of AND Gerbang tahap kahiji na.

Prinsip operasi di JK-pemicu: Upami informasi (J sarta K) alat dilarapkeun ka tingkat input nol, mangka kaluaran ti AND-NOT (1 jeung 2) disetel ka satingkat, jeung JK-flip-flop bakal nahan status na. Contona, Q bakal sarua jeung logika enol, Q '- Unit logis. Dina hal ieu, lamun J signal jeung C, sarua jeung logika salah di input ti AND-HE1 diatur sarta logika enol masing-masing hiji tingkat logika salah di lawang tina T-flip-flop munggaran. Lamun nyoplokkeun sinyal jam (c enol) kaayaan alat kaluaran tingkat T-tipe logika-enol ti AND = HE3 lulus kana input ti kadua T-flip-flop. Salaku hasil tina saklar JK-flip-flop ka kaayaan logika-hiji (nu hal Q sarua jeung hiji, sarta Q 'sarua jeung nol). Ayeuna, lamun asupan flip-flop (K jeung C) sinyal sarua jeung logika salah, kaluaran AND-HE2 enol logis ngawangun hiji T-flip-flop munggaran dina kaayaan nol. Sanggeus nyoplokkeun sinyal jam ti kaluaran AND-HE4 logika enol bakal diliwatan ka input ti automaton kadua jenis T, sarta JK-flip-flop ieu switched ka logika kaayaan nol.

Dina desain sirkuit logika kompléks anu diperlukeun pikeun rupa-rupa alat. Kituna nguntungkeun ka rancang aparat tipe universal anu bisa dipaké di sagala rupa modus sarta parobahan. Dina rarancang circuit terpadu paling loba dipaké D- sinkron jeung JK-flip-flop. Dina komputer éléktronik lega make mesin JK-tipe digital kalawan group J, K sarta tambahan instalasi R, S-inputs. Unggal grup téh ngahiji ditéang nu ngidinan Anjeun pikeun dilegakeun kemungkinan logis tur JK-flip-flop.

Alat otomatis tina tipe nu dipaké dina ngawangun counters (titik komputer anu ngalaksanakeun kode akun tur nyimpen nomer diitung sinyal). Contona, gambar nembongkeun hiji counter on JK-flip-flop. Organisasi struktural sahiji counter binér kalawan mindahkeun paralel loba gampang lamun maranéhna ngawangun dina lata JK-tipe kalawan study elemen logika I.

Ogé, micu ieu geus dipaké dina ngawangun registers shift.

Shift registers - mangrupakeun tempat ngumpulna ngajalankeun offset informasi binér ka katuhu jeung ka kénca register ka nurutkeun sinyal kontrol.